Taller: Rápido Prototipado de Sistemas Digitales en FPGAs

Horario: Martes 1 de septiembre y Miércoles 2 de septiembre, de 16:00 a 20:00 h.

Lugar: Laboratorio de Sistemas Embebidos, piso 7 del Edificio 3

Capacidad: 20 estudiantes

Resumen:
Los FPGAs (Field Programmable Gate Arrays) son dispositivos reconfigurables que permiten a los diseñadores implementar y verificar circuitos digitales en poco tiempo. El uso de lenguajes de descripción de hardware como VHDL o Verilog es actualmente un estándar en la industria y academia, que facilita la creación, simulación y síntesis de diseños simples y complejos. Este enfoque combina flexibilidad y desempeño, permitiendo aplicaciones en campos como telecomunicaciones, control industrial y procesamiento de señales o IoT. Es una herramienta poderosa e indispensable para prototipado rápido y soluciones personalizadas en hardware. Este taller esta orientado a alumnos con conocimientos de fundamentos en electrónica digital y les permitirá tener una visión general del potencial que tiene esta área del diseño digital basado en VHDL. El taller partirá de diseños simples a complejos los cuales serán implementados en kits de desarrollo basados en FPGAs.

El Dr. Jose Luis Tecpanecatl Xihuitl es profesor de Tiempo completo en la Facultad de Ciencias de la UASLP desde 2009. Egresado de la Benemérita Universidad Autónoma de Puebla con el título de Licenciado en Electrónica, continuó fortaleciendo su formación académica al realizar una Maestría en Ciencias con especialidad en Electrónica en el Instituto Nacional de Astrofísica, Óptica y Electrónica (INAOE). Posteriormente, consolidó su experiencia y conocimientos al obtener el Doctorado en Ingeniería en Cómputo por la Universidad de Louisiana en Lafayette, Estados Unidos de Norteamérica. Su trayectoria refleja un sólido conocimiento en el área de la electrónica y computo especialmente el área de Diseño de Sistemas Digitales VLSI y arquitectura de computadoras de alto desempeño.